Publication number: JP61-46974

Date of publication of application: March 7, 1986

Application number: 59-167867 Applicant: FUJITSU LTD

Date of filing: August 13, 1984 Inventor(s): Kenichi Oki, et al.

## 1. Title of the Invention

**Electroluminescent Device** 

### 2. What Is Claimed Is:

An electroluminescent device comprising:

an active matrix circuit formed on a substrate and comprising a switching element corresponding to a pixel and bus lines arrayed in matrix for addressing the switching element;

a peripheral drive circuit formed on the substrate and controlling a voltage value of the bus line according to display information; and

a shield electrode formed on the peripheral drive circuit via an insulating film and an electroluminescent light emitting layer.

# 4. Brief Description of the Drawings

Figs. 1-3 are side sectional views of the essential part of the EL device in the main processes of its manufacture according to one embodiment of the present invention. Fig. 4 is a side sectional view of the essential part of a prior art EL device.

Reference numerals in the drawings denote as follows:

- 1 Si substrate 2 active matrix circuit 3 peripheral drive circuit
- 4 display electrode 5 common electrode connection pad
- 6 insulating film 7 electroluminescent light emitting layer
- 8 transparent common electrode 9 shield electrode
- 10 electrode connecting the transparent common electrode 8 and the common electrode connection pad 511 shield electrode

## 。 ⑲ 日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 昭61 - 46974

⑤Int Cl.⁴

識別記号

庁内整理番号

43公開 昭和61年(1986)3月7日

G 09 F 9/30 H 05 B 33/00 6615-5C 7254 - 3K

審査請求 未請求 発明の数 1 (全3頁)

60発明の名称

エレクトロ・ルミネツセンス装置

创特 願 昭59-167867

223出 願 昭59(1984)8月13日

⑫発 明 者 賢

川崎市中原区上小田中1015番地 富士通株式会社内

四器 明 者 大 Ш 史 忢

川崎市中原区上小田中1015番地 富士通株式会社内

79発 明 者 浦 照 信

川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地。富士通株式会社内

の出 顖 人 富 士 通 株 式 会 社 邳代 理 人 弁理士 柏谷 昭司

狆

外1名

発明の名称

エレクトロ・ルミネッセンス装置

#### 2 特許請求の範囲

基板上に形成され且つ画素対応のスイッチング **索子とそれをアドレスする為のマトリクス状のバ** ス・ラインを有するアクティブ・マトリクス回路 と、同じく前記基板上に形成され且つ前記バス・ ラインの電圧値を表示情報に応じて制御する周辺 駆動回路と、該周辺駆動回路上に絶縁膜及びエレ クトロ・ルミネッセンス発光層を介して形成され たシールド電極とを備えてなることを特徴とする エレクトロ・ルミネッセンス装置。

### 発明の詳細な説明

〔産業上の利用分野〕

本発明は、周辺駆動回路を一体化してなるエレ クトロ・ルミネッセンス(electro minescence: EL) 装置の改良に関す

(従来の技術)

第4図は従来のBL装置を表す要部切断側面図 である.

図に於いて、1はシリコン(Si)基板、2は アクティブ・マトリクス回路、3は周辺駆動回路、 4 は表示電極、 5 は共通電極接続パッド、 6 は絶 緑膜、7はBL発光層、8は透明共通電極、9は シールド電極をそれぞれ示している。

この従来例に於いては、アクティブ・マトリク ス回路 2 が画素対応のスイッチング 紫子 (図示せ ず)とそれをアドレスするマトリクス状のパス・ ライン (図示せず) を有し、どの部分にある表示 電極4に電圧を印加するか、そのスイッチングを 行っている。

電圧を印加された表示電極4は透明共通電極8 との間にあるEL発光層?に選択的に電界を加え て発光させる。

周辺駆動回路3はアクティブ・マトリクス回路 2 の前記パス・ラインに於ける電圧値を表示情報 に応じて制御する働きをしている。

(発明が解決しようとする問題点)

第4図に示した従来のEL装置では、アクティブ・マトリクス回路2上にシールド電極(図示せず)を形成すると共に周辺駆動回路3上にもシールド電極9を形成してある。

このシールド電極 9 を設ける理由は、基本的には数十段のシフト・レジスタである周辺駆動回路 3 に雑音が入力されて誤動作するのを防ぐ為である。尚、斯かる雑音としては、高いEL装置駆動 電圧、或いは、EL装置の発光等が考えられる。

ところで、シールド電極 9 は、図から明らかな ように、EL発光層 7 を形成する以前の段階で形 成され、絶縁膜 6 中に埋設された状態になってい て周辺駆動回路 3 とはごく近接している。

一般に、周辺駆動回路3はパターンが微細であり、しかも、段差が大きい為、周辺駆動回路3の 表面に在る電極・配線とシールド電極9とが短絡 し易い旨の欠点がある。

また、シールド電極9の製造工程を絶縁膜6や EL発光層7を形成する途中の段階に押入することは工程を複雑化する。

すれば良く、その工程は簡単化される。因に、EL発光層は、EL装置に於いて適用される通常の 電圧である5乃至10 (V)では、良好な絶縁体 であり、前記構成では、EL発光層を周辺駆動回 路の電極・配線とシールド電極間に於ける層間絶 緑膜の一部として利用している。

### (実施例)

第1図乃至第3図は本発明一実施例を製造する場合を解説する為の工程要所に於けるBL装置の要部切断側面図であり、以下、これ等の図を参照しつつ説明する。

### 第1図参照

(a) 従来と全く同じ技法を適用することに依り、 Si基板1上にアクティブ・マトリクス回路2、 周辺駆動回路3、表示電極4、共通電極接続パッド5、絶縁膜6、BL発光層7を形成する。 Si基板1はSi以外の半導体を用いたり、 ガラスやセラミックの基板に半導体薄膜、例え ば、アモルファスSi、多結晶Si、CdSe、

Te等の薄膜を積層したものが用いられる。

本発明は、極めて簡単な手段に依り、周辺駆動 回路3に於ける電極・配線とシールド電極9との 短絡を解消し、且つ、この種EL装置の製造を容 易にする。

#### (問題点を解決するための手段)

本発明のBL装置では、基板上に形成され且つ 画素対応のスイッチング素子とそれを有する 為のマトリクス状のパス・ラインを有記基板上に 形成され且つ前記パス・ラインの電圧値を表示した 報に応じて制御する周辺駆動回路と、該周辺駆動 回路上に絶縁膜及びエレクトロ・ルミネッセ 発光層を介して形成されたシールド電極とを備え てなる構成を採っている。

#### (作用)

前記構成を採っている為、前記シールド電極と前記周辺駆動回路に於ける表面の電極・配線とは 絶縁膜及びEL発光層を介して対向する状態にあ るから短絡する度は皆無であり、また、シールド 電極は絶縁膜及びEL発光層を形成した後に形成

E L 発光層 7 としては、 Z n S; M n、 Z n S; T b F 3 等の發光体の単層或いは螢光体層の他に Si N、 Y 2 O 3 等の絶縁層を含む積層多層構造であっても良い。

### 第2叉参照

(b) 蒸着法を適用することに依り、アクティブ・マトリクス回路 2 を覆っている E L 発光層 7 上に透明共通電極 8 を形成する。

### 第3図参照

(c) マスク蒸着法を適用することに依り、透明共通電極8と共通電極接続パッド5と結ぶ例えば A & からなる電極10及び同じくA & からなり 周辺駆動回路3上を覆うシールド電極11を形成する。

この場合のA & からなる各電極の厚みは 2 0 0 0 万至 3 0 0 0 (A) として良い。

このようにして得られる E L 装置では、 周辺駆動回路 3 とシールド電極 1 1 との間には、 2 0 0 0 万至 3 0 0 0 (A) の絶縁層 6 及び 4 0 0 0 万 至 1 0 0 0 0 (A) 程度の E L 発光 層 7 が存在し、

## 特別昭61-46974 (3)

周辺駆動回路 3 とシールド電極 1 1 との短絡は発生しない。 また、透明共通電極 8 と共通電極接続パッド 5 との間を前記したような A 2 の電極 1 0 で接続すると段差に起因する断線など接続不良の発生は低減される。

尚、前記工程では、シールド電極11等のパターンを形成するのにマスク蒸着法を適用したが、それ以外の方法、例えば、リフト・オフ法或いは通常のフォト・リソグラフィ技術などを用いて良いことは勿論である。

#### (発明の効果)

本発明のEL装置では、基板上にアクティブ・マトリクス回路と周辺駆動回路とが形成されていて、該周辺駆動回路上に絶縁膜及びEL発光層を介してシールド電極が形成された構成になっている。

この構成によると、周辺駆動回路とシールド電極との間には厚い絶縁体が存在していることになるから、それ等の間が短絡するようなことはなくなり、また、シールド電極は、EL発光層を形成

した後、他の電極・配線の形成工程と同時に形成 することができるから、その実施は容易であり、 製品の歩留りは向上する。

#### 4 図面の簡単な説明

第1図乃至第3図は本発明一実施例を製造する場合について説明する為の工程要所に於けるEL 装置の要部切断側面図、第4図は従来例の要部切 断側面図をそれぞれ表している。

図に於いて、1はSi基板、2はアクティブ・マトリクス回路、3は周辺駆動回路、4は表示電極、5は共通電極接続パッド、6は絶縁膜、7はEL発光層、8は透明共通電極、9はシールド電極、10は透明共通電極8と共通電極接続パッド5とを接続する為の電極、11はシールド電極をそれぞれ示している。

特許出願人 富士通株式会社 代理人弁理士 柏 谷 昭 司 代理人弁理士 渡 邉 弘 一







